判例評釈1995-12

　１．特許発明の技術的範囲解釈の諸原則
　「特許発明の技術的範囲は願書に添付した明細書の特許請求の範囲の記載に基づいて定めなければならない（特許法７０条１項）ものである。特許請求の範囲の記載は，『特許を受けようとする発明の構成に欠くことのできない事項のみを記載した項に区分してあること』，『特許を受けようとする発明が発明の詳細な説明に記載したものであること』という条件に適合するものであることを要し（特許法３６条５項），他方，発明の詳細な説明には『その発明の目的，構成及び効果を記載しなければならない。」（特許法３６条４項）ものとされているのであるから，特許発明の技術的範囲を定めるに当たっては，特許請求の範囲の記載を，発明の詳細な説明の記載及びそれを補完するものとして必要な場合に願書に添付される図面に照らして解釈して定めるべきものであり，右解釈に当たっては，明細書が前提としていた出願当時の技術水準を示す公知技術，出願人が出願過程で表明したその意図をも参酌することができるものと解するのが相当である。」
　「特許請求の範囲の記載を解釈するに当たって，実施例が発明の詳細な説明の記載や図面に開示されたものに限定することが許されないことは当然であるが，前記のような方法で，特許請求の範囲を解釈した結果，特許発明の技術的範囲が実施例として開示されたものと同じとなることがあるのはいうまでもない。
　更に，右のようにして定めた特許発明の技術的範囲に，右特許発明にかかる特許権を侵害するものとされる物件が属するか否かの判断に当たっては，問題となる特許発明の構成要件に対応する右物件の要素が特許発明の出願当時には開発されておらず，当該特許発明の出願後に現われた技術であっても，それが当該特許発明の構成要件を充足する限り，当該特許発明の技術的範囲に属するものと解すべきであり，出願当時に存在しなかった技術であるからという理由で，当該特許発明の技術的範囲に属しないとすべきものではない。
　しかし，前記のような方法によって特許発明の技術的範囲を定めた結果，出願後に現われた技術を包含しないことになることがあり得ることは論をまたない。」

　２．争点１：構成要件Ａ_２の解釈
　①電子回路が単一の半導体薄板と複数の引出線を有するのは不自然であること，②自然な読み方で特許請求の範囲及び発明の詳細な説明を読むと半導体薄板に含まれるすべての回路素子が所定の要件を備えているべきこと，③またそうでないと解すべき記載がどこにも見当たらないことを認定して次のように判示した。
　「認定判断したところによれば，本件発明の対象は１個の物としての『半導体装置』であり，しかも本件発明における電子回路用の『半導体装置』とは，特許請求の範囲に記載された要件を全て充足するような，複数の回路素子，回路接続からなる電子回路のみを備えた半導体装置を意味し，単一の半導体薄板の一部に本件発明の構成要件を全て充足する電子回路があり，その余には本件発明の構成要件を充足していない電子回路があるといった半導体装置とか，単一の半導体薄板に含まれない回路素子や単一の半導体薄板に含まれてはいるが特許請求の範囲に記載された要件を充足しない回路素子をその一部に含む電子回路がある半導体装置を意味するものではないと認められる。
　即ちＹが主張するように半導体薄板内の一部に本件発明の構成要件を充足する一体化回路が組み込まれていればその余の部分の構成はどうでもよいというものではない。
　したがって本件発明の構成要件Ａ_２を充足する『電子回路用の半導体装置』とは，右に認定したような意味で，半導体薄板に含まれる，特許請求の範囲に記載された要件を全て充足する回路素子のみからなる電子回路のみを備えた半導体装置を意味するものというべきである。」
　Ｙの実施例に示されたＲ_１，Ｒ_２，Ｒ_４ないしＲ_７の記号が付された部分は所定の要件を有する回路素子以外の回路素子であるとの反論に対しては，半導体薄板がバルク抵抗を有しているその諸区域が回路素子の機能を示す記号で表示したものに過ぎず，又出願手続中にＹが提出した上申書においてジョンソン特許の存在に触れジョンソン特許のＲＣ遅延線２２は回路素子に当たるが，実施例図示のＲで示す部分は回路素子ではないと主張しているからその主張に矛盾のあることを指摘して前記認定を補強し，本件の対象物件イ号物件及びロ号物件の基板バイアス回路中の遅延電子回路のみ及びロ号物件中の記憶回路部分の記憶回路，制御回路部分の出力バッファ回路のみを本件発明の構成要件と対比して構成要件該当性を主張することは誤りであると判断し，更にイ号物件の回路素子であるキャパシタ（１０）ａないしｄを構成する第１ポリシリコン層（２６）ａないしｄ，キャパシタの絶縁膜（２７），第２ポリシリコン層（２８）はすべてシリコン基板（１）すなわち単一の半導体薄板の外部に存在しているとして構成要件該当性を否認した。

　３．争点２：構成要件ａの解釈
　まず，特許請求の範囲の記載からは，「距離的に離間」の文字上の意味は，「複数の回路素子の間が距離的に，いいかえれば物理的に離れている状態を指すものと一応理解することができる。」と認定した。しかし「電子回路として適正に作動するためには相互に必要以上の電気的接続が行われてはならないものの間の，半導体薄板を通じての電気的導通の状態をどうするか」を明らかにしなくては電子回路として完全なものではなく，「原々出願当時，単一半導体薄板中の複数の回路素子間の半導体薄板を通じての電子的導通の状態をどうするのかについての構成，手段が，特許請求の範囲に記載することを省略できるほどに，当業者にとって自明の事項であったことを認めるに足りる証拠はない。」とする。
　次に発明の詳細な説明を検討して回路素子間には各該当部分の半導体薄板自体が有する抵抗（バルク抵抗）をそのまま利用していることを認定し，バルク抵抗による以外の構成ないし技術的手段は開示も示唆もされていないとし，出願手続中の上申書においてジョンソン特許の存在に関連して，ジョンソン特許のＲＣ遅延線２２が回路素子に当たるが，これはトランジスタ１４とは直接的な電気接続（接触）がなされ相互に離間していないのに対し，本件発明が距離的に離間した回路素子を特徴としているとの指摘は，単に物理的に離れているのではなく，電気的な絶縁，抵抗接続の観点を含んだ意味で説明していることは明らかであるとし，また，拒絶理由通知で離間された回路素子間が具体的記載がないとして説明を求められたのに対し，Ｙは意見書の中で半導体薄板の一部が存在し，抵抗Ｒ_４ないしＲ_７を指示しているとし，意見書中の「複数の回路素子間の回路接続の前提条件として記載したもの」とする記載について抵抗Ｒ_４ないしＲ_７を挙げるのみであるから，半導体薄板のバルク抵抗が利用されているという趣旨を説明しているものと理解するほかはないとし，次のように結論している。
「［右のような］特許請求の範囲の記載に［右のような］発明の詳細な説明及び本件発明の特許出願の過程においてＹが公に表明した見解を参酌すれば，特許請求の範囲中の『（ａ）上記の複数の回路素子は・・・・・・互いに距離的に離間して形成され』るということは，電気的な作用と無関係に，単に物理的に接触していないという意味ではなく，複数の回路素子間に存在する半導体薄板の有するバルク抵抗を利用することによって，複数の回路素子を電子回路を達成するために必要な程度に電気的に絶縁し，あるいは抵抗接続することを意味するもの，言いかえれば，単一の半導体薄板中の複数の回路素子間をバルク抵抗を利用して，電子回路を達成するために必要な程度に絶縁し，あるいは抵抗接続するために回路素子間に計算上必要な物理的な間隔を設けることを意味するものと認められる。
　以上のとおりであるから，本件発明の構成要件ａの『互いに距離的に離間して形成され』とは，Ｙが主張するような，物理的に接触していなければどのような態様であってもいいという意味にすぎないものとはいえない。」
　そのうえでこの構成要件を本件対象物件であるイ号物件及びロ号物件が充足するかどうかを調べたところ，イ号物件の基板バイアス回路部分（リングオシレータ内の２段のＣＭＯＳインバータ（２０）ａ，（２０）ｂ）は絶縁物（ＬＯＣＯＳ酸化膜（１９），酸化シリコン膜（２４），Ｐ^＋型不純物領域（１８），Ｎ^＋型不純物領域（１７））が回路素子間（Ｎチャネル型ＭＯＳ－ＦＥＴ（９）ｍと（９）ｒ間；Ｐチャネル型ＭＯＳＦＥＴ（２１）Ｅと同（２１）Ｇとの間）に介在しているから，バルク抵抗利用の距離的離間の要件を充足しないこと，また，イ号物件のメモリアレイ部分（メモリセル（８）ａとメモリセル（８）ｂのそれぞれＮチャネル型ＭＯＳＦＥＴ（９）ａと（９）ｂ）との間は，ドレイン（１３）ａ，（１３）ｂは同一のもので共用されているから，距離的離間はないとし，また，ロ号物件のメモリセル（１０）ａと（１０）ｂは二酸化シリコン隔壁（２４）（２５）で電気的に絶縁され，出力バッファ回路部分のショットキー・クランプト・トランジスタ（１７）Ａと（１７）Ｂ間及びショットキー・クランプト・トランジスタ（１７）Ａとショットキー・ダイオード（２１）ｅの間は二酸化シリコン隔壁（２４）（２５）により電気的絶縁され，バルク抵抗利用の距離的離間ではないと認定した。

　１．半導体技術の一般的知識
　この評釈は，半導体技術に関する素人である単なる法律専攻者によるものである。本判決の内容を理解するため文献より得た一般的知識は，大方の理解に資するものと考え以下に略述する〔参考文献：菊地誠「日本の半導体四〇年」（中公新書）１９９２年，和田正信「半導体工学（増補版）」朝倉書店１９７５年，相良岩男「ＬＳＩのはなし（第２版）」日刊工業新聞社１９９３年〕。
　半導体は，物質のある構造に基づいており，電気的に全く安定な物質は絶縁物，金属は自由電子が存在し導電性が高い。半導体は低温では絶縁性があるが温度上昇に伴って抵抗率が下がるのに対し，金属は温度上昇により抵抗率が増加する。
　シリコンＳｉは原子番号が１４でＭ（最外）殼の電子が４個であり，炭素と同様４価の元素で，立方体の結晶を作る。地球上に多量に存在する元素である。このシリコンの半導体の性質を高めるため不純物をドーピングするとｎ型半導体またはＰ型半導体ができる。不純物はｎ型を作るときは燐Ｐ（原子番号１５：Ｍ殻の電子５個）など，Ｐ型を作るときはほう素Ｂ（原子番号５，Ｌ殻が８が満杯のところ３個しかなくＳｉのＭ殼に対し１つ少ない）などである。ｎ型のｎはｎｅｇａｔｉｖｅ，ｐ型のｐはｐｏｓｉｔｉｖｅの略，ｎ型の場合は電子が働き，ｐ型の場合は価電子帯にあって電子の抜けた孔である正孔（ｐｏｓｉｔｉｖｅ　ｈｏｌｅ）が電気的に作用する。
　半導体技術ではｐｎ接合ということが重要であり（公報２欄最後の節参照），これは今述べたｎ型とｐ型の半導体を接合するとその接合面が絶縁性の領域となる。ｐに接合した半導体はダイオードになり，またｐｎｐあるいはｎｐｎというような接合をすると，トランジスタ（接合トランジスタ）になる。
　また，本件キルビー特許と本件対象物件イ号，ロ号物件の半導体装置に関して言えば，キルビー特許はメサ型のトランジスタあるいは素子ということになり，Ｘのものはプレーナ型のものであると分類できる。キルビー特許が半導体技術において画期的なものであることは否定されないが，ノイスのプレーナ型の技術が今日の半導体ＩＣの発展をもたらす最後の重要な技術とされている。メサというのはスペイン語の台地という意味で，プレーナは平坦を意味する。プレーナ型はＳｉＯ_２の膜を表面に作りこれをエッチングして取り去ったところに燐またはほう素をドーピングしてｎ型のシリコンの基板にｐ型の領域を作り，またそのｐ型の部分にｎ型の領域を作るのであるが，ドーピングした後にすぐまたＳｉＯ_２の膜を形成して表面が侵食するのを防ぐという点に重要性がある。
　用語の読みと意味について示すと，例えばＸの本件対象物件のＤＲＡＭはディーラム，ＰＲＯＭはピーロムと読む。またＰチャネル型ＭＯＳＦＥＴ（モスエフイーティー）という言葉が出てくる。このＭＯＳＦＥＴは，ｍｅｔａｌ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ｆｉｅｌｄ　ｅｆｆｅｃｔ　ｔｒａｎｓｉｓｔｏｒの略で，金属酸化膜半導体電界効果トランジスタのことになる。判決の最後に示されている（図２，図３参照）のはイ号物件の２つの部分であり，図２のほうはＮチャネル型ＭＯＳＦＥＴが示されており，図３のほうはＰチャネルとＮチャネルを組み合わせたＣＭＯＳ（シーモス）（ｃｏｍｐｒｅｍｅｎｔａｒｙ　ｍｅｔａｌ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴを示したものである。ＣＭＯＳのトランジスタは電力消費が少ないので電卓や腕時計のような低電力動作を必要とする場合に使われるということである。
　キルビー特許の「最大のポイントは，いくつかの部品をシリコン結晶に作りつけて部品を回路にしてしまったという部分にある」と書かれている（菊地前提書１３０頁）。

　２．本件判決の意義
　半導体に関する判例はいくつか散見する（例えば東京高判昭和６３．１２．１３判時１３１１号１１２頁バッファ回路，東京高判平成３．１１．１２判時１４１４号９６頁，集積回路メモリ）。本件判決は，基本特許に当たる独占性の点で影響の多い権利に関係することを考慮してか，資料の取り扱いや論理の運びに慎重な配慮が見られ，参考になるところも多い。
　判決は，最初に述べた解釈原則に従って，特許請求の範囲の構成要件の中で問題とした２つの要件のそれぞれについて，特許請求の範囲，発明の詳細な説明，出願経過の順を追って検討を加えている。これは判旨第１点の原則を具体的な適用に向ける状況を明瞭にし納得させるものがある。

　３．特許発明の技術的範囲解釈の諸原則（判旨第１点）
　内容的に新しい原則を示すものではないが，法改正の頻繁な時期のものとして，従来の諸原則を整理して示すとともに，実施例の意義，出願後の新しい技術に権利が及ぶかどうかの問題について原則を確認する。しかし具体的に解釈した結果，実施例に限定され，新しい技術を技術的範囲から除外する場合のあることを認めた点は，当然ながら用意周到とも言える。
　特許発明の技術的範囲は，基本的に特許請求の範囲の記載によって決定するという前提が法的に確認されている（特許法７０条ｌ項）。そして特許請求の範囲には，その発明の構成に欠くことができない事項のみを記載することが義務付けられているから，すべての記載は構成に欠くことができない事項として取り扱われ，あってもなくてもよい事項であるとの主張は許されない（大阪地判昭和６１．５．２３無体集１８巻２号１３３頁，繊維分離装置）。
　明細書のそれ以外の記載特に発明の詳細な説明及び図面，さらに出願手続の経過については技術的範囲の解釈について参酌することができるとされている。これらの参酌は例外的な性質のものであることが特に近時の判例において強調されている（最判平成３．３．８民集４５巻３号１２３頁，トリグリセリドの測定法参照。最判昭和４７．１２．１４民集２６巻１０号１８８８頁，フェノチアジン誘導体の製法は，特許請求の範囲の重要性は，発明の詳細な説明または図面と同一に論ずることはできないとする）。しかし特許請求の範囲の記載のみで発明の概略を把握できると考える（東京高判昭和５４．９．２７特企１３１号１９頁，ナリジクス酸）のは無理であり（吉藤幸朔「特許法概説［８版］」昭和６３年３８２頁），特許請求の範囲に基づく特許発明の技術的範囲の解釈にはその初めより発明の詳細な説明及び図面が参酌されていると思う。両者の機能と役割分担が十分に認識され，それを有効に活用して適切な解釈が導き出せるものと考える。
　特許請求の範囲と発明の詳細な説明が矛盾する場合は前者に基づくべきものとされるが（大阪地判昭和６１．５．２３前掲），発明の詳細な説明を参酌するということはその反対の場合もあることを示しているとも考えられる。一般的に矛盾する場合には，独占権に利害を有する第三者を考慮して限定的に解釈する傾向にあると思われる（竹田稔「知的財産権侵害要論」１９９２年１７～２０頁）。
　平成５年法律第２６号による改正は，直接特許法７０条を変更するものではないが（もっとも平成６年法律第１１６号は７０条２項において発明の詳細な説明を考慮するよう要請した），解釈の基礎を「願書に最初に添付した明細書および図面」と明言し，これに対する新規事項の追加を認めない（１７条２項等）（解説書である特許庁総務部総務課工業所有権制度改正審議室編著「改正特許法・実用新案法解説」１９９３年１１頁以下。旧法が新規事項の追加を認めていたとするのも正確ではないように思われる）という重要な原則を確立したので，これからの特許発明の技術的範囲の解釈に大きな影響を与えるものと考える。本判決は，そのような動向を踏まえていると考えられ（要旨の文言を使用していない），今後の特許発明の技術的範囲の解釈の，当然と言えば当然ながら，基本的な原則を従来の判例より取捨選択整理して示したものである。

　４．所定の特徴を有する回路素子以外の回路素子を含んではならないかどうか（判旨第２点）
　判決は，イ号物件，ロ号物件は本件発明の構成要件Ａ_２を充足しないと判断する。その根拠として，本件特許発明の半導体装置は，Ａ_１からｅまでの１０の構成要件を有する回路素子のほかに別の回路素子を含むものは本件特許の半導体装置の技術的範囲には入らないことを挙げる。この理由付けを多くの点について点検している。しかし裁判官の判断する本件特許の観点に立った理想的な場合でなければ，本件特許発明の技術的な範囲に入らないとするのは限定的な解釈であるように思われる。なるほど，特許請求の範囲も，明細書の発明の詳細な説明も，出願経過におけるＹの本件特許発明に対する技術的判断によっても構成要件に該当しないような回路素子を含むことを予想する記載がどこにも見当たらないとしても，そこから直ちに本発明の所定の特徴を有する回路素子を全く含み得ないということは言えないように思われる。
　実施例の図面に示されたＲ_１，Ｒ_２，Ｒ_４ないしＲ_７は，回路素子ではないとして，この存在から本件特許発明の所定の特徴を有しない回路素子が本発明の半導体装置に含まれていることを証明していると判断するのは不適当であって詭弁であるが，それだからと言って，それ以外に本件特許発明において所定の特徴を有する回路素子以外の回路素子を全く含んではならないということの決定的な証明ともなり得ない。そこには「本件発明当時にＭＯＳＦＥＴを認識していたはずがなく，仮にＭＯＳＦＥＴを発想したとしても実施できなかったことが明らかである」（判時１５１０号４２頁１段５行以下）との観点を否定はしているものの，原々出願の出願当時にそれから３５年経た技術にその技術的範囲が及ぶはずはないという判断に無意識のうちに支配されている疑いもある。
　回路素子のすべては，半導体薄板に含まれていなければ大量生産に不適であるとしながら，現に半導体薄板に含まれていない回路素子を含んだ半導体装置が存しているということは，本件発明の思想とは異なる思想であると一方では言えるが，それでも何とか大量生産に耐えられるということの証左とも取れるのである。
　この点について裁判所は非常な努力を傾注して論証しているが，決定的とまでは言い難い。

　５．距離的離間について（判旨第３点）
　判旨第２点に比較して，判旨第３点のほうは，比較的理解もしやすく，その判断も妥当のように思われる。距離的に離間すると何故に本件特許発明の効果を奏するために貢献するのかは，物理的なものだけでは不明であろう。なるほど平面をなす半導体薄板に適宜数の回路素子を設けるには回路素子間を距離的に離間させるのが自然である。離間させない場合を含んでいてもいいはずであるが，「各回路素子は，・・・・・・互いに距離的に離間して形成されていること」を要件としている。
　本件特許出願当時単一半導体薄板中の複数の回路素子間の半導体薄板を通じての電気的導通の状態をどうするのかについての構成，手段が特許請求の範囲に記載することを省略できるほどに当業者にとって自明な事項であったとは言えないとの論旨は説得力があり，これを否定することは相当困難なように思われる。
　本件各対象物件についての確認によれば，Ｙの指摘するイ号物件のＰチャネル型ＭＯＳＦＥＴ（２１）ＥとＮチャネル型ＭＯＳＦＥＴ（９）ｍの間，同じく（２１）Ｇと（９）ｒの間は，要件ａの「距離的に離間」を単に物理的な離間と解すれば，構成要件に該当するが，ＬＯＣＯＳ酸化膜（１９），酸化シリコン膜（２４），Ｐ^＋型不純物領域（１８），Ｎ^＋型不純物領域（１７）を介在させることによって電気的絶縁を達成しているから，本件特許発明のバルク抵抗利用の電気的絶縁によるものでないと認定し，またＹの指摘するロ号物件の記憶回路のメモリセル（１０）は図面により確認できないので物理的離間は判断できないが，二酸化シリコン隔壁（２４）（２５）によって電気的な絶縁が達成され，ロ号物件の出力バッファ回路のＰＮＰトランジスタ（１７）′ａ，ショットキー・クランプト・トランジスタ（１７）Ａと（１７）Ｂ，ショットキー・ダイオード（２１）ｅの間も二酸化シリコン隔壁（２４）及び（２５）によって電気的に絶縁されているので，シリコン基板のバルク抵抗利用による電気的絶縁ではないという点で，Ｙの主張を反駁することができている。また，判決の指摘するメモリセル（８）ａを構成するＮチャネル型ＭＯＳＦＥＴ（９）ａとメモリセル（８）ｂを構成するＮチャネル型ＭＯＳ－ＦＥＴ（９）ｂとは前者のドレイン（１３）ａと後者のドレイン（１３）ｂが同一部分を使用している，すなわちドレインを共通にしているので両者は物理的にも距離的に離間していないので，Ｙはこの点が構成要件に該当しないことを自白している。
　判旨第２点が成立しない場合に，判旨第３点のみで，結論に到達できるものかどうか微妙なものがある。